一个可以综合的Verilog 写的FIFO存储器……
此程序能自动生成任意分频的Verilog源程序，只要输入分频数（整数、小数均可），它就会自动生成满足分频要求的Verilog源程序。……
该代码是从外国网上下的，自己懂得的vhdl语言不多，没有亲自去调试设计好像有bug，但毕竟比arm黑盒子强多了！This is very crude variant of ARM ……
An Improved code coverage……
用Verilog描述双向端口以及仿真初始化的方法……
本次上传的《距离运算单元设计及其说明》是我大概两个月前的一个小设计。距离运算单元：即有两点坐标：（x1，y1）和（x2，y2），用FPGA实现两点间的距离运算，其结果result＝……
