从opencores.org下的VGA控制器ipDetails Category: Video controllerLast updated: 16/5/2003Created: ……
Combinationa Logic Exclusive-OR Gate (Dataflow style) Exclusive-OR Gate (Behavioura style)……
用verilog设计密勒解码器一、题目： 设计一个密勒解码器电路二、输入信号：1． DIN：输入数据2． CLK：频率为2MHz的方波，占空比为50％3． RESET：复位信号，……
INTRODUCTION 1.1 ETHERNET IP CORE INTRODUCTION1.2 ETHERNET IP CORE FEATURES1.3 ETHERNET IP……
IntroductionOverviewThe Device Under Test (D.U.T.)The Test Bench Instantiations Figure 1……
编了个8*8位的fifo数据缓冲器的vhdl源程序，是经过quartusII4.2编译成功的程序。……
