Micro Controller Lecture Notes……
刚刚调试通过《Verilog 高级数字系统设计》上的一个RISC的例程，和大家分享。这个RISC现在可以运行八条指令，可以很容易地扩展到16条指令。……
在source insight加入扩展包*.clf的方法：1、以前的版本请删除options－》preferences－》languages－》delete－》verilog hd……
附件是我对于一个TFT真彩液晶控制器的构想， 准备拿FPGA实现， 初步设计比较粗糙 水平有限.……
我这边设计了一个8/8位除法器verilog代码。用移位减法实现，可以轻易扩展为16或32位。给大家参考。本人未作完全测试，使用中有什么问题或建议，请及时回帖，谢谢。用models……
multi-Asynchronous clock designs……
