摘 要:Verilog HDL(硬件描述语言)是目前世界上使用最广泛的符合―IEEE标准的硬件描述语言之一，在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语……
摘 要:通过对基于Verilog HDL的DDS相位累加器的传统设计方法的对比分析，提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案，该方案既具有提高速度又具有……
摘 要:提出了一个Verilog的操作语义模型。选择了Verilog的一个子集作为研究对象，该子集包括了Verilog最重要的语言特征，如事件控制，时延，并发性等；定义了程序状态空……
摘 要:介绍了CRC的工作原理，给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果。……
摘要： 讨论了提升小波变换的原理及特点,并提出了一种基于现场可编程门阵列器件FPGA实现提升小波算法的方案,该方案与基于传统的卷积方法实现相比,可以减小硬件实现面积,并利用插入流水……
摘 要:采用流水线设计技术和模块化设计思想,提出一种基于CCSDS新推荐标准的图像数据压缩算法中二维9/7整数离散小波变换的实时并行实现结构。结构主要由行变换、列变换和行缓存等模块……
A__CCD__CHIP__FOR__EFP__AND__COLOUR__TV__CAMERA__APPLICATIONS……
A_MICRO_MINIATURIZED_CCD_COLOR_CAMERA_UTILIZING_A_NEWLY……
AN_AUTOMATIC_LIGHT_SPECTRUM_COMPENSATION_METHOD_FOR……
