采用verilog语言将输出频率分频实现数字钟的基本功能：如时间显示，定点报时，整点报时，倒计时等。数字钟\clock_alarm.v......\clock_alarm.v.ba……
基于SystemGenerator的图像边缘检测，分别有三种检测模式Sobel，Laplace以及Gauss―Laplace算子方式。成功在XilinxFPGA上验证，附带网表。1……
10.2_ImageDivision\Bivalue_vary.mdl..................\Bivalue_vary_cosim.mdl..............……
7.3_ImageSharp\LapSharp.mdl..............\LoadImage_gray.m..............\netlist\adder_sub……
7.2_MidFilter\LoadImage_citygray.m.............\MidVal.mdl.............\MidVal_1in1out.m..……
基于SystemGenerator的图像平滑处理工程，成功在XilinxFPGA上验证7.1_ImageSmooth\7.1.4_GaussSmooth\GaussSmooth.m……
经验证完全好用的license，用于最新版的软件（2012年9月)……
ImageRotate\.lso...........\bitgen.xmsgs...........\device_usage_statistics.html..........……
