返回首页 | 论坛 | 问答 | 博客
 

默认的 Xilinx CPLD 设计

这是和套件板一起发售的默认 CPLD 设计。 CPLD 有助于减少套件板上的跳线数量，并简化所有可能的 FPGA 配置存储器源的交互作用。CPLD 是用户可编程的，可用于定制应用，具有13至21个用户 I/O 引脚，并且除了需要的……
  如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
 
下次是否自动登陆：是    否
  第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2