返回首页 | 论坛 | 问答 | 博客
 

用VHDL和CPLD的电路简化方法的研究

目的 使用VHDL降低目标电路的资源占用率和优化电路结构. 方法 分析用VHDL和CPLD设计中容易引起电路复杂化的原因,并提出了相应的解决方法. 结果与结论 得到简化电路的一些有效的技巧与方法. ……
  如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
 
下次是否自动登陆：是    否
  第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2