返回首页 | 论坛 | 问答 | 博客
 

利用FPGA延时链实现鉴相器时钟数据恢复

摘　要:为利用简单的线缆收发器，实现中等数据率的串行数据传输，提出了一种基于电荷泵式PLL的时钟数据恢复的方法。鉴相器由FPGA实现，用固定延时单元构成一条等间隔的延时链，将输入信号经过每级延时单元后的多个输出用本地的VCO时钟锁……
  如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
 
下次是否自动登陆：是    否
  第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2