返回首页 | 论坛 | 问答 | 博客
 

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

摘　要:文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构，大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别，指出了新结构的优势；通过MATLAB及EDA工具……
  如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
 
下次是否自动登陆：是    否
  第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2