返回首页 | 论坛 | 问答 | 博客
 

一个除法器的设计

我这边设计了一个8/8位除法器verilog代码。用移位减法实现，可以轻易扩展为16或32位。给大家参考。本人未作完全测试，使用中有什么问题或建议，请及时回帖，谢谢。用modelsim6.1仿真。……
  如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
 
下次是否自动登陆：是    否
  第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2