语言只是工具，本质还是电路设计。不过现在Asic领域用verilog的比较多，所以用verilog会为交流提供更好的平台。……
时钟skew在数字电路中很常见，在做时序分析时，计算setup,hold会考虑到skew……
经典处理方法，都有介绍吧。
简单来说，就是将与data信号同一时钟域的valid信号打拍处理后，作为使能信号来采样原data即可。……
ModelSim多用于FPGA；
VCS多用于ASIC……
说得好。不过，对于单比特数据的打两拍方法也只是降低了亚稳态发生的概率，而并不能完全避免亚稳态；多比特数据除了握手及异步FIFO之外，还有一种常用的D-mux方法来同步。……
