lolo84

菜鸟

今日你签到了吗?论坛动态

来自 论坛2019-05-21 16:19

RE: FPGA设计经验

看看呢 , 好东西要分享……
来自 论坛2016-09-22 08:33

RE: 软件无线电原理与应用(杨小牛等著)

想看看……
来自 论坛2016-08-09 10:21

RE: 没有什么方式可以实现外部到内部DMA(S2MM)的连续传输

ddr 本身就有它的带宽限制 ; 如果你用大数据量的传输最好采用pl下挂的ddr , 这样控制比较灵活,可以最大限度的利用ddr的带宽 ; 我们公司做的产品采用8……
来自 论坛2016-08-09 10:15

RE: zedboard的PL怎么做串口读写啊

你好,我手边有现成的串口的硬件逻辑代码;你需要做一个axi-lite总线接口的IP核,最好是用fifo,ps直接将数据写到fifo里面,然后用硬件逻辑将数据依次送出,进来的数……
来自 论坛2016-08-09 10:05

RE: 请问7015上的gtp和hr是什么?

gtp 指的是高速串行口,可以用做高速数据通讯,如SDI, pcie ,sata等 ; hr 和 hp 都是指IO , 具体的上限速率不一样 ; 我做……
来自 论坛2016-08-09 10:01

RE: 请问各位zynq PL端如何读写ddr啊??

你好,看你的数据量是不是很大,如果不大的话,可以在ps下挂一个双口bram , xilinx自带有一个bram的controler ; 如果数据量很大,而且是连续……
来自 论坛2016-08-09 09:53

RE: 请问vdma在往ddr里面传输完第一次数据遇到的问题

vdma 主要用于视频处理,不需要每次都调用起始和结束 ;可能是你没有打开帧loop,所以得到的不是你想要的数据 ; 如果你的vdma是下挂到ps bd中的,可能……
来自 论坛2016-08-09 09:45

RE: 请问vdma传递完一帧数据,是如何传递下一帧数据的???axi-stream4发起什么信号啊??

你好, vdma发送数据是一直连续发的,可以通过sdk里面的软件来启动和停止发送; 里面有几个关键信号 tuser 是代表一帧的起始,tuser & tv……
来自 论坛2016-08-05 17:50

RE: zynq原理图分享

我这也有一份 , 大家可以参考~ 有需要的联系我 qq 276882053 ……
来自 论坛2016-08-05 12:52

RE: zynq中如何从gp取数据放到FIFO中

2楼说的是正确的, 你用vivado吧 ; 在vivado中自己可以package ip核, 新建一个带axi-lite的ip核,在里面编辑你需要实现功能的代码,……
2
»
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司