yuzhoufei

菜鸟

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自 论坛2018-09-02 20:45

verilog 中always块中总线信号的问题

always @ (posedge key_out[1]  ) begin   sum_in <= sum_in +1'b1; end ……
1
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司