fangyu12

菜鸟

今日你签到了吗?论坛动态

来自 论坛2014-07-03 09:56

RE: 请教一个关于检测回波时间的问题,怎么能让一个上升沿来了之后计数器停止计数。

激发信号是自己产生的,所以我有办法鉴别,问题是到了回波到了以后TimeEnd这个信号是会在1,0 之间变动的 问题是我怎么在首波来的时候让计数停止 ……
来自 论坛2014-07-03 09:22

请教一个关于检测回波时间的问题,怎么能让一个上升沿来了之后计数器停止计数。

我现在要做一个回波的首波时间检测,具体判断方法为使用一个门槛电压和比较器进行比较, 当TimeEnd=1时我就认为是回波已经来了。 然后做出来的仿真……
来自 论坛2014-07-01 19:59

RE: 《FPGA/CPLD应用设计200例》---精通这些例程,你就是专家了

学习一下 谢谢分享……
来自 论坛2014-06-10 10:02

求助!帮忙分析一个电路

图片如上 IOUTA1  IOUTA2 是DA的两个输出  是补码   这个电路应该是一个差分的减法器 ……
来自 论坛2014-05-29 16:43

RE: Verilog典型电路设计

瞧瞧看……
来自 论坛2014-05-27 19:01

RE: 新人求助,请问如何完成下面的时序

谢谢……
来自 论坛2014-05-24 17:02

RE: 新人求助,请问如何完成下面的时序

非常感谢 这个里面 cstate=1’b0的时候用不用加点东西 例如cnt=0什么的。 在就是上面那段程序里面当一个start_sig来……
来自 论坛2014-05-23 19:04

新人求助,请问如何完成下面的时序

时序是这样的 系统时钟为50M 两个脉冲之间的时间为200us 既周期为200us   每当检测到Start_sig     E……
2
»
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司