综合只是讲你写的代码或者模型转化成门级电路的过程，跟卡诺图没太大关系，综合的优化策略有好多，也有可能优化的结果跟你想的完全不一样，
卡诺图的优化结果不一定是最好的……
always @ (posedge clk) begin
DataOut1 <= DataIn;
DataOu……
不太喜欢伸手党！
1、用FIFO实现行缓存，
2、分别对3×3矩阵行列进行排序，
3、在对次对角线进行排序，矩阵……
看C只是看懂算法原理，你如果能把C的过程转化成电路示意图或框图，剩下只是对着电路写代码的问题了。
……
如果你想做数字IC，学FPGA还是很有帮助的，学会可以直接做前端设计。……
flip-flop在FPGA中一般指D flip-flop，但是像JK触发器之类的，在FPGA内部也是可以实现。
硬件思想是说，电路不管你有没有输入，都会有确定的……
之前有个苏州芯片公司来招聘，硕士是8K/月，
一般硕士在苏州差不多是这个价。
……
都不需要初始化，以Xilinx为例，reg变量在FPGA配置期间，GSR未释放是不能改变的，值为0（不同平台可能略有差别）。wire变量不能初始化，否则综合报错，在GSR未释……
CRC只会校验两次，上电你系统有个瞬态峰值电流，一般会很大 ，如果电源输出能力不够，是会出现FPGA加载不成功，换个好点电源试试。
加载过程中INIT拉低只会是C……
