ding..................................................................……
以上问题我用英文写了一份到国外论坛求教，描述可能清楚一点。论坛好像不能付附件，可惜。……
I read the xilinx’s constraint guide, it said that Tin_before>……
FPGA设置开发中有很多难点，其中之一就是constraint的设置。
望各位朋友展开讨论，并给予指导。
感谢！
当我们在设置FPGA constraint的……
Hi,Jashon, 图片我已上传了。上面那幅图片是使用XC9500 CPLD综合的结果，而下面这幅图是使用Virtek综合的结果，从图中可看出sda一个没有引出，而另一个有引出。……
我采用的是XC9500 CPLDs,我改为virtex XCV200使用syc clr_in看到综合底层的元件是OK的，请问是什么原因呢？
这部分code和cpld和fpga有关……
各位朋友大家好，小弟正自学CPLD。
学习中遇到了不少困难，下面的疑问还请各位帮忙解答。
如下代码所示，我用modelsim仿真发现是正常的，sda可以正常的根据sda_in的……
