请问在modelsim中用testbench仿真，怎样才能更新generic的值呢？
我有几个属性值，即第一幅图中的PIO_mode0_T1、PIO_mode0_Teoc两个属性……
我在设计中插入一个chipscope核，在关联时钟、触发和数据那一步中，发现没有可用的时钟信号相关联（只有一个灰色的clk，我就用它来关联了）。插入完后重新translate，提示……
用testbench如何描述像下图中ddi信号这样的激励？
ddi为16位数据线。0~100ns为常数8，100ns~200ns为常数16。从200ns开始，以40ns为步长由0……
刚开始研究时序约束的问题，有些疑惑请教一下大家：
1. ……
谢谢！不过还是不懂。你是指在做PCB时设置呢还是在开发软件中设置？如果是后者，又是如何操作的呢？比如这种设置是统一将未定义的接口电平设为相同状态呢还是可以分别设置为不同状态（不同接……
我用FPGA做了个硬盘接口程序，其中一条引脚信号在我的程序中没有定义，那么程序运行时这个引脚的信号是什么状态呢？……
我用modelsim做功能仿真，输入输出信号加起来有20来个吧，由于还在调试阶段，我用波形编辑的功能编辑好各输入信号，并保存为.do文件，方便每次仿真时加载进来。现在我遇到的问题是……
