271303204

助工

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自 论坛2009-06-29 08:36

RE: 为什么每次结果都不一样呢？

没有人知道么？……
来自 论坛2009-06-26 13:32

RE: 为什么每次结果都不一样呢？

如果不复位，测试的结果都是一样的……
来自 论坛2009-06-26 13:25

为什么每次结果都不一样呢？

让相同的时间信号通过lecll延时，每次复位后，重新测量得到的结果都不一样，而且很多次都还是0，真想不明白啊……
来自 论坛2009-06-26 13:22

RE: Xilinx首届创新设计大赛论文集（分享）

呵呵，先顶下，有很多值得学习的地方……
来自 论坛2009-06-25 10:41

RE: FPGA时序约束教程（分享）

看看，好好学习下……
来自 论坛2009-06-25 10:36

RE: Cyclone器件全局时钟尽在掌控

如果是高扇出时钟，要注意什么呢？……
来自 论坛2009-06-16 08:31

RE: Altera 中文手册（内部版）

lzz，麻烦给我发份，谢谢 zsy5710@126.com……
来自 论坛2009-06-16 08:29

RE: FPGA深层解析（转）

呵呵，正在寻找着方面的资料呢，不错……
来自 论坛2009-06-16 08:27

RE: 很多重复的模块有什么办法链接呢？

这是一个通过进位链来延时的程序 当hit信号到来时，进位链就一直进位，那么sum=1的加法器就是进位过的加法器，实现的延时……
来自 论坛2009-06-11 10:44

RE: 关于CPLD宏单元告罄自己出现的问题发上来共享一下

这就是传说中的乒乓原理？……
|‹
«
10
11
12
13
14
15
»
›|
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司