我在Quartus II 9.1下新建了工程，编辑了程序，添加了IP，其中ROM的文件初始化文件用HEX格式的，然后再Modelsim下新建了仿真工程，将所有v文件添加进去，但仿真……
既然是1分钟那么长的时间，就不在乎几个us的时间误差。
1分钟太长，单靠定时器中断时不够的，还需要配合上中断程序中的软件计数才行……
“如有参赛队使用竞赛组委会提供的ADI嵌入式处理器评估板，需按照规定的应用方向和要求完成作品，具体题目不限。如提交的作品其应用方向不符合竞赛规定，将被视为无效&rdqu……
其实只要严格按照verilog的语义来解决就可以了……
的确如此。
如果你的波形的频率高，点数少时，对后级的低通滤波器的要求也高。否则，看着就不像正弦波了……
你没弄明白DDS的原理。输出波形不需要把整个ROM表都输出的。
输出20个间隔相同的点那也叫正弦波，只是需要滤波。
DDS是固定时钟频率，通过改变查表间隔得到不同频率的波形……
用运放做一个加法器，把波形偏置上去不久可以了吗。
比如用1.5V的做偏置，得到0.5V～2.5V……
