返回首页 | 论坛 | 问答 | 博客
 

强大的工具FPGA Editor(三)修改PLL的属性

经过漫长等待,终于编译完了,结果时序不满足。脾气再好,恐怕也有点上火。这时候,可能你想要降低些频率来迎合setup time,也可能想调整一点相位来迎合offset in。无论如何,先让时序过关跑一下。这个场合又是FPGA Edi……
  如您已是会员?请登录浏览全文
用户名:
密码: 忘记密码?
 
下次是否自动登陆:是    
  第一次访问EEPW?
不要犹豫,注册成EEPWer,视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2