返回首页 | 论坛 | 问答 | 博客
 

约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序

对于当今的高速存储器件,难以保证其外部存储器接口能够满足各种时序要求。Altera®提供外部存储器物理层接口(PHY),这一ALTMEMPHY宏功能结合了源同步和自校准电路来提高系统时序余量,从而解决
  如您已是会员?请登录浏览全文
用户名:
密码: 忘记密码?
 
下次是否自动登陆:是    
  第一次访问EEPW?
不要犹豫,注册成EEPWer,视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2