返回首页 | 论坛 | 问答 | 博客
 

3-DES IP核的VerilogHDL设计

首先介绍了3-DES算法的加密/解密原理,在此基础上,采用流水线技术,设计了一种高速的3-DES加/解密IP核,并用VerilogHDL语言描述其中的各个模块.为了能更好地与其他IP核互联,为该IP核设计了输入输出控制信号,同时将……
  如您已是会员?请登录浏览全文
用户名:
密码: 忘记密码?
 
下次是否自动登陆:是    
  第一次访问EEPW?
不要犹豫,注册成EEPWer,视频、文档、白皮书随你看

关于我们 | 广告服务 | 企业会员服务 | 网站地图 | 联系我们 | 友情链接 | 手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2