给我发一份呗，就是那个无线通信MATLAB FPGA的电子版，谢谢了haoxin_2009@qq.com……
各位大神，我刚开始使用ISE，我写了一个串口程序，使用VHDL语言，分别写了发送模块和接收模块，每个模块单独仿真时序都对，当我用一个顶层模块调用的时候，因为两个模块都有时钟输入管脚……
我的说我缺少part0，我把一个改成了0，说我少4,请楼主发到我邮箱一份吧，haoxin_2009@qq.com……
我和有些人的一样，我申请的时候还是个学生，那时候也想过如果工作了，是否就有时间来继续调试了，我的焊接过程是在我毕业那几天完成的，我原来的实验室有各种工具和仪器，但是等我毕业了，工作……
哈哈，我的差一点就废了，第一片STM32焊完了才发现有一排的管脚焊错位了，只能拆了，结果拿到修电脑的地方给拆下来了，坏了一个焊盘，不过那个师傅的焊功很好，又给修复了，呵呵……
